Itanium （アイテニアム）は、インテル が2001年 にリリースした、64ビット マイクロプロセッサ 。ヒューレット・パッカード (HP) と共同開発した高性能サーバ 向けの命令セットアーキテクチャであるIA-64 を初めて採用した。
Itanium 2 （アイテニアムツー）は、翌2002年 に発表されたItaniumの後継で、3次キャッシュ を内蔵させるなど性能の向上を図った。2008年 2月25日 、インテルはItanium 2の表記を「Itanium 9000 」などに変更した[ 1] プロセッサナンバー の採用によりItaniumとItanium 2を区別する必要性が薄れたこと、ブランド 力の強化などがあげられる。
2019年1月、インテルは2021年のItaniumシリーズ製造終了を発表した[ 2] [ 3]
Itaniumのアーキテクチャ 16ビット および32ビット のx86 命令セット アーキテクチャのマイクロプロセッサー によってパーソナルコンピュータ 市場では事実上の標準 となったインテル は、1994年 に独自の64ビット 命令セットアーキテクチャである「IA-64 」を発表し、従来の32ビットx 86アーキテクチャ (x86-32) を「IA-32 」と呼ぶようになった。
IA-64は、従来のx86-32との命令セットレベルの互換性という制約を捨てる代わりに、ヒューレット・パッカード (HP) と共同開発したEPICアーキテクチャ を採用し、コンパイラ など主にソフトウェア による命令レベルの並列性 を発揮することで性能と将来への拡張性を確保することを目的とした。
インテルはIA-64により、各社のRISC プロセッサが占めるハイエンドの64ビット市場に進出し、HPは従来からのPA-RISC からの移行を表明した。IA-64は同時に特許 などで保護されたアーキテクチャであるため、AMD などの互換プロセッサメーカーの振り切りを狙う目的もあり、将来的にはIA-32 (x86) からの移行も掲げられていた。またインテルがメーカー各社に供給することで、幅広いハードウェアやソフトウェアでサポートと、大量生産による価格競争力の向上により、当時の32ビット市場におけるIA-32に続いて、次世代の64ビット市場で事実上の標準となることが提唱された。
しかしIA-64を採用した最初のマイクロプロセッサであるItanium（コードネームMerced）は開発が遅れ、当初予定の1999年 から2年後の2001年 にリリースされたが、当時の各社RISCプロセッサだけではなく、Xeon など自社のx86プロセッサと比較しても価格性能比が低く、サポートするハードウェアやソフトウェアは広まらず、またx86エミュレーションの遅さもあり、広くは普及しなかった。
2002年 には性能を改善したItanium 2がリリースされ、2008年の「Itanium 9000」番台への名称変更を経たが、同時期の各社プロセッサと比較しての価格性能比や、更に64ビット命令セットアーキテクチャとしては後発のx86-32を64ビット拡張したx64 (x86-64) が普及したこともあり、2010年 の時点でも、IA-64 (Itanium) の普及は一部のメインフレーム やミッドレンジコンピュータ の移行先など、限定的な市場に留まった。
Itanium 2
Itanium 2の位置付けは、RISC プロセッササーバ やメインフレーム の置き換えであるとされており、そのため信頼性の向上にプロセッサレベルで対応している。シリーズ共通の特徴は以下の通りである。
16KBの1次命令キャッシュと16KBの1次 (L1) データキャッシュ
2次 (L2) キャッシュは規定されていないが特筆していない場合は256KB（命令/データ共通）
3次 (L3) キャッシュは機種により異なり、1.5MB〜24MB
MckinleyバスまたはScalability Portとも呼ばれるシステムバスは128ビット幅
200MHz（DDR なので実質400MHz）の場合、6.4GB/s
2004年には、266MHz（実質533MHz）、8.5GB/sとなった
2005年には、333MHz（実質667MHz）、10.6GB/sとなった
ItaniumからItanium 2へのマイクロアーキテクチャ上の変更点は、整数演算&メモリのユニットが2個から4個に拡張（整数演算専用ユニットは別に2個ある）、命令発行の組み合わせを増大させた、パイプライン 段数を10段から8段に変更、などがあげられる。
IA-64 だけでなく、IA-32 ベースのアプリケーション も実行可能である。
Montecito より前のCPUでは、IA-32を処理するハードウェアデコーダ が搭載されていた。この機能はWindows Itanium EditionにおけるWin32エミュレーションレイヤーでかつて使われていた（Itaniumに移植されなかったプログラム、OCX、DLLの実行に必須で、特にActiveXに対する後方互換性は重大な課題であった）。Montecitoからはハードウェアデコーダは削除され、EFIでIA-32エミュレータ がロードされるようになった。キャッシュ設計上の興味深い点としてL2キャッシュ がALU を使わずにセマフォー を操作できるロジックを備えている点である。デュアルコアである2006年7月発売の製品Montecito を皮切りに、以降のItaniumファミリはマルチコア チップとなる。
Merced Itanium 733MHz 2001年5月29日に発表。180 nm プロセスで製造され、動作周波数は最大 800 MHz。パッケージ内に外部3次キャッシュとして2MBか4MBを選択できる。価格は1,200 - 4,000USドル 。しかし、その性能は業界を満足させるものではなかった。これは当初1999年のリリースを目指していたものの、度重なる延期により設計仕様が2年遅れとなってしまったことも大きい。IA-64 モードでは同クロック周波数のx86と比較して若干性能がよい程度で、エミュレーション でIA-32のコードを実行すると非常に低い性能しか出なかった(同クロック周波数のx86の1/8)。激しい市場競争により同時期のx86プロセッサは倍以上の1.7GHzに達しており、プラットフォームも旧式化していた。
Merced
CPU
TDP
FSB
コア数
クロック
キャッシュ (MB)
L2
L3
1 (1)
0.8
0.09375
4
130
266
0.8
2
0.73
4
116
0.73
2
Mckinley Itanium 2 2002年7月8日に発表。0.18 μm プロセス で製造される第一世代のItanium 2。IA-64命令セットにbranchlong命令が追加され、実行ユニットを4から6へ増加、キャッシュ周りが再設計されるなどして性能が最大2倍向上しているが、その恩恵を受けるにはItanium2向けに再コンパイルする必要がある。なおIA-32 性能も大幅に改善されたが、同時期のx86 プロセッサの性能には遠く及ばず、Mckinleyでのx86コード実行速度はクロック周波数が2/3のPentium II と同等である。開発初期段階ではFlagstaff (フラッグスタッフ) という名称で開発されていた。
McKinley
CPU
TDP
FSB
コア数
クロック
キャッシュ (MB)
L2
L3
1 (1)
1.0
0.25
3
100
400
1.0
1.5
0.9
90
Madison 2003年6月末に登場した0.13 μmプロセスで製造される第二世代のItanium 2。ダイサイズは374平方ミリメートル。消費電力はMckinleyと変わらず130ワット。発表当初は3次キャッシュを最大で6 MB搭載するものが出荷されていたが、後に最大で9 MB搭載するもの (Madison-9M) が発表された。2005年にはFSB が667 MHzのものが発表された。最新のものはSPECfpで2,801を記録した (日立製作所 のComputing blade)。
Madison
CPU
TDP
FSB
コア数
クロック
キャッシュ (MB)
L2
L3
1 (1)
1.66
0.25
9
122
667
1.66
6
1.6
9
533
1.6
6
1.6
9
400
1.6
6
1.6
3
99
1.5
6
107
1.5
4
1.4
91
1.4
3
1.4
1.5
1.3
3
97
Deerfield 2003年にリリースされた2CPUまでのSMPに対応したMadisonの派生版。低電圧版の位置付けで、Madisonよりも消費電力が大幅に抑えられている。消費電力は63ワットでブレードサーバ や1Uサーバ向きである。
Deerfield
CPU
TDP
FSB
コア数
クロック
キャッシュ (MB)
L2
L3
1 (1)
1.0
0.25
1.5
55
400
Hondo ヒューレット・パッカード (HP) がmx2デュアルプロセッサモジュールとして2003年に発表し、2004年から出荷した、Itanium 2を二次利用したプロセッサ。ふたつのMadisonコアと32 MBのL4キャッシュを通常のItanium 2と同じサイズにパッケージ化したもの。HPのみが販売しており、最近では1.1 GHzで各コアに4 MBのL3キャッシュを搭載したものを使っている。
Fanwood 2004年に登場した2CPUまでのSMPに対応したMadison (Deerfield) の派生版。通常電圧版ではFSB クロックが533 MHzに向上している。
Fanwood
CPU
TDP
FSB
コア数
クロック
キャッシュ (MB)
L2
L3
1 (1)
1.6
0.25
3
99
533
1.6
400
1.3
62
Montecito Itanium 9050 2006年 7月18日に発表、即日発売されたItanium 2シリーズの中の一つ。当初の名称はDual-Core Itanium 2 Processor 9000。この9000はプロセッサナンバで、広義では9xxxの総称とも言えるが、狭義として90xxの総称でもある。後のItanium 2の名称のItaniumとの統合により、このプロセッサの名称はItanium 2 9000からItanium 9000 に改められた。
Intelの発表では、Itanium 9050は前世代にあたるMadisonとの比較で、性能が最大2倍、消費電力が最大2割減となり、消費電力当たり性能は最大2.5倍に達するとしている。
9000シリーズの基本共通は、製造プロセスルールは90 nm、L2キャッシュ容量は2.5 MB (デュアルコアのコア毎に1 MBのコードと0.25 MBのデータをキャッシュする)。L3キャッシュは最大容量の製品で24 MB。補助機能としてVirtualization Technology (VT)、Hyper-Threading Technology (HT、一部の製品で無効化されている)、Cache Safe Technology機能を搭載する。熱設計電力は9010のみ75 Wで、シングルコア。
Montecitoに用いられるHT技術は、NetBurstマイクロアーキテクチャ での同時マルチスレッディング (Simultaneous Multi-Threading; SMT) とは違い、CGMT (Coarse-Grain Multi-Threading) を使用している。
Montecito
型番
CPU
TDP
FSB
コア数
クロック
キャッシュ (MB)
L2
L3
9050
2 (4)
1.6
2.5
24
104
533
9040
18
9020
1.42
12
9015
1.4
400
9030
2 (2)
1.6
8
533
9010
1 (1)
1.25
6
75
Montvale Montecito の機能強化版。2007年 10月31日即日販売された。名称はDual-Core Itanium Processor 9100番台。
製造プロセスルールは90 nm、最高1.66 GHzの動作周波数、667 MHzのFSB を備え、104W以下の消費電力で動作。2つのプロセッサとチップセット が同じバスに搭載された3ロードバスによって、エンタープライズおよびハイパフォーマンスコンピューティング (HPC) での使用において、優れた能力を発揮する。
また、サーバの利用が低い時の消費電力を削減する新機能「デマンド・ベース・スイッチング」(DBS) により、エネルギーコストの低減にも寄与する。
さらに2008年第1四半期からコアレベルロックステップ機能付きモデルを出荷開始する。この機能はプロセッサーコア内で起こるエラーの検出を確実に行うことでデータの完全性とアプリケーションの信頼性を向上させる新技術である。
Montvale
型番
CPU
TDP
FSB
コア数
クロック
キャッシュ (MB)
L2
L3
9152M
2 (4)
1.66
2.5
24
104
667
9150M
9150N
1.6
533
9140M
1.66
18
667
9140N
1.6
533
9120N
1.42
12
9130M
2 (2)
1.66
8
667
9110N
1 (1)
1.6
1.25
12
75
533
Tukwila 2010年 2月9日 発表。コアごとに6 MBのL3キャッシュを搭載し、QuickPath InterConnect と、2つのDDR3メモリコントローラを備える。QuickPathの合計帯域は96GB/secとなる。かつてFoxtonテクノロジと言われていた、インテル ターボ・ブースト・テクノロジー を備える。製造プロセスルールは65 nm 8層メタルである。従来のItaniumプロセッサに比べ、低電圧動作が可能となっているが、4コアになった分、TDPは最大185Wと大きい。トランジスタ数は20億5000万個、ダイサイズは約700平方mmと巨大なものになっている[ 5] ソフトエラー （英語版 ） [ 6] [ 7] [ 8] [ 9] [ 10]
Tukwila
型番
CPU
TDP
対応メモリ
QPI
コア数
クロック (GHz)
キャッシュ (MB)
定格
ターボ
L2
L3
9350
4 (8)
1.73
1.86
3
24
185
DDR3-800
4.8
9340
1.6
1.73
20
9330
1.46
1.6
155
9320
1.33
1.46
16
9310
2 (4)
1.6
N/A
1.5
10
130
Poulson 2012年 11月9日 発表。9500シリーズは、Tukwila の後継プロセッサとしてPoulsonとの開発コード名で開発された。製造プロセスルールは45 nmはスキップして32 nmを採用し、最大8コア、マルチスレッド処理を強化し、特に仮想化などの並列処理用の命令を追加した。Intel VT-x , VT-d, VT-i 対応。クロックは最大2.53 GHzとなった。2010年から実施しているXeon との基盤要素共通化を反映させたとしている[ 11] [ 12]
Poulson
型番
CPU
TDP
対応メモリ
QPI
コア数
クロック
キャッシュ (MB)
L2
L3
9560
8 (16)
2.53
6
32
170
DDR3-1066
6.4
9540
2.13
24
9550
4 (8)
2.4
3
32
9520
1.73
20
130
Kittson 2017年5月発表[ 13] [ 14] [ 15] [ 16] [ 17] [ 18]
インテルはXeonとのソケット互換について将来において再検討されるとしていたが、IDG Newsに対してKittsonが最後のItaniumであると明かした[ 19]
ヒューレット・パッカード・エンタープライズ は搭載サーバーを少なくとも2025年 12月31日 までサポート予定[ 20] HP-UX 。
Kittson
型番
CPU
TDP
対応メモリ
QPI
コア数
クロック
キャッシュ (MB)
L2
L3
9760
8 (16)
2.66
6
32
170
DDR3-1066
6.4
9740
2.13
24
9750
4 (8)
2.53
3
32
9720
1.73
20
130
Itaniumサーバーの販売予測の歴史（水色・青・緑が各年時点での予測、赤が実績）[ 21] [ 22] 1994年 のIA-64 発表当時は、IA-32 (x86 )でパーソナルコンピュータ市場での事実上の標準 となったインテルが、PA-RISC とHP-UX を持つHP との共同開発により、64ビット 市場でMIPS 、Alpha 、SPARC 、POWER などの各社のRISC プロセッサと正面から競合し、同時にAMD などの互換プロセッサベンダーを振り切るものと広く報道された。
このためハイエンド市場への進出を狙うマイクロソフト はWindows 、メインフレーム やオフィスコンピュータ などの自社独自プロセッサの移行先とするBull GCOS 、NEC ACOS-4 などの他、競合プロセッサの開発を続けるIBM やサン もオペレーティングシステム であるAIX やSolaris ではIA-64版の開発を並行して進めた。
しかし初代Itanium (Merced) のリリースは当初予定の1999年 から遅れて2001年 となり、各社はItanuim対応製品をリリースしたが、当時の各社RISCプロセッサと比較しての性能の低さ、対応アプリケーションの少なさ、IA-32互換モードの遅さもあり、広くは普及せず、AIX やSolaris のIA-64版はリリースされなかった。
その後も各社RISCと比較してItaniumの性能向上は進まず、一方でレジスタ数や信頼性などで各社独自プロセッサの移行は進んだ結果、IA-64 (Itanium) はニッチ市場 化、特に日本市場への偏りが進んだ。一方で、2003年 には従来のx86 の64ビット対応であるAMD64 が登場し、2004年から2006年にかけてインテルもIntel 64 として追随したため、各社のローエンドサーバーはx64が主流となった。
1999年に設立されたスタートアップ のPlatform Solutionsは、主にアムダール を退職したエンジニアを擁し、HP製のItanium 2プラットフォーム上でIBMメインフレーム のバイナリコードをエミュレートして、IBMのオペレーティングシステムを含む既存のメインフレームのアプリケーションをそのまま動作させるという野心的なソフトウェアを開発した（最低2 CPUのSMPプラットフォームで、一つのCPUがLinuxで走るI/Oプロセッサとして動作し、残りのCPUはメインフレームの命令セットをエミュレートするSMPとして動作する）。IBM互換のコンピュータ会社が次々とメインフレームのビジネスから撤退して、IBMが再び独占することになったメインフレームのマーケットの内、主にローエンド機器のシェアを狙ったが、IBMはこれに対して特許侵害などを理由に訴訟を起こし、最終的にIBMがPlatform Solutionsを買収することで決着したことで、この「新しい互換機ビジネス」は幻のものとなった[ 23]
2004年にはItaniumの設計よりHPは撤退し、Itanium の開発に携わった HP の社員はインテルに移籍し、Itaniumはインテルからの販売のみとなった。また2005年9月にItanium Solutions Alliance (ISA) が設立された。
マイクロソフト は2005年 にWindows XP Professional 64-bit Itanium Edition の販売を終了して、代わりに x64 Edition を販売開始し、さらに2010年 4月には残るサーバー製品である Windows Server でも今後のItaniumサポート中止を表明した。レッドハット は2009年 に次期RHEL 6ではItaniumはサポートしないことを表明した。オラクル は2011年 3月にItanium向けの全ソフトウェア開発の終了を発表したが、直後にHPはオラクルを批判しItanium向けHP-UX開発継続を表明した[ 24] [ 25] [ 26] [ 27]
2011年 現在、Itaniumの採用は主に、ユニシス OS2200やNEC ACOS-4やHP NonStopなどの独自仕様のメインフレームおよびオフィスコンピュータの代替市場と、HPやNECや日立の HP-UX 稼働サーバーの一部、SGIなどの Linux サーバーの一部に留まっている。スーパーコンピュータ市場 (TOP500 ) でのIA-64システムの比率は最大では1〜2割となったが、2009年には1.2%に低下し、2013年6月のリストでは1つも採用されていない[ 28]
Itaniumの主な設計上の問題は3次キャッシュの遅延時間（レイテンシ ）が大きすぎる点にある。インテルの設計者は明らかに、バンド幅が大きければレイテンシの問題は相殺されると期待していた。しかし、レイテンシが大きすぎキャッシュが遅くなったため、主記憶のインターフェースと大差のないものになってしまった。1次および2次キャッシュはかなり小さく（32KBと96KB）、システムバスの負荷を増大させた。キャッシュバンド幅が小さいことに加えて、IA-64コードはx86に比較して大きくなる傾向があった。したがって、キャッシュに置いておける命令数はキャッシュサイズから想像される以上に小さい。
Itaniumはマルチプロセッサを前提に設計されたため、バスも低速だった。
Athlon が当時使っていたFSBのクロックは200MHzで、Pentium III はそれよりさらに低速な133MHzだった。Itaniumのクロック周波数自体も、Athlonが1GHzのクロック周波数を実現していた当時としては低かった。 結論として、1998年 〜1999年 の出荷を想定して決められたと考えられている技術スペックに対し、開発の相次ぐ遅延により、出荷する前に時代遅れになってしまった。ただしItaniumの支持者は、シングルスレッドの実行に関してはItaniumがx86よりも高速であると主張している。
ウィキメディア・コモンズには、
Itanium に関連するカテゴリがあります。
生産終了
現行
その他 マイクロ
P5
P5ベースのコア
0.90 μm 0.60 μm 0.35 μm 0.25 μm
P6
P6ベースのコア
0.50 μm 0.35 μm 0.25 μm 180 nm 130 nm 90 nm 65 nm
NetBurst
NetBurstベースのコア
180 nm 130 nm 90 nm 65 nm
Core
Atom
Atomのマイクロアーキテクチャ
参考 45 nm 32 nm 22 nm 14 nm 10 nm Intel 7
Nehalem
Sandy Bridge
Sandy Bridgeベースのコア
32 nm 22 nm
Haswell
Skylake
Cypress Cove
Sunny Cove
Willow Cove
Golden Cove (+Gracemont)
Raptor Cove (+Gracemont)
Redwood Cove (+Crestmont)
Redwood Coveベースのコア
Intel 4 Intel 3
Lion Cove (+Skymont)
