Ada Lovelace, también conocida simplemente como Lovelace,[1] es el nombre en clave de una microarquitectura de unidad de procesamiento de gráficos (GPU) desarrollada por Nvidia como sucesora de la arquitectura Ampere, anunciada oficialmente el 20 de septiembre de 2022. Lleva el nombre de la matemática inglesa Ada Lovelace,[2] quien a menudo se considera la primera programadora de computadoras y es la primera arquitectura en incluir tanto un nombre como un apellido. Nvidia anunció la arquitectura junto con las nuevas GPU de consumo de la serie GeForce 40[3] y la tarjeta gráfica de estación de trabajo profesional RTX 6000 Ada Generation.[4] Se reveló que las nuevas GPU utilizan el nuevo proceso "4N" de 5 nm de TSMC, que ofrece una mayor eficiencia en comparación con los procesos anteriores de Samsungde 8 nm y TSMC N7 utilizados por Nvidia para su arquitectura Ampere de última generación.[5]
Fotografía de Ada Lovelace, epónimo de la arquitectura
Antecedentes
La arquitectura Ada Lovelace es una continuación de la arquitectura Ampere que se lanzó en 2020. La arquitectura Ada Lovelace fue anunciada por el CEO de Nvidia, Jensen Huang, durante un discurso de apertura de GTC 2022 el 20 de septiembre de 2022 con la arquitectura que impulsa las GPU de Nvidia para juegos, estaciones de trabajo y centros de datos.[6]
Detalles arquitectónicos
Las mejoras arquitectónicas de la arquitectura de Ada Lovelace incluyen lo siguiente:[7]
Transmisión de multiprocesadores (SMs - Streaming multiprocessors)
Núcleos CUDA
Se incluyen 128 núcleos CUDA en cada SM.
Núcleos RT
Ada Lovelace presenta núcleos RT de tercera generación. La RTX 4090 presenta 128 núcleos RT en comparación con los 84 de la generación anterior RTX 3090 Ti. Estos 128 núcleos RT pueden proporcionar hasta 191 TFLOPS de cómputo con 1,49 TFLOPS por núcleo RT.[13] Se agrega una nueva etapa en la tubería de trazado de rayos llamada Shader Execution Reordering (SER) en la arquitectura Lovelace que, según Nvidia, proporciona una mejora de rendimiento 2x en las cargas de trabajo de trazado de rayos.[6]
Núcleos Tensor
Los nuevos núcleos Tensor de cuarta generación de Lovelace permiten la tecnología de inteligencia artificial utilizada en las técnicas de generación de cuadros de DLSS 3. Al igual que Ampere, cada SM contiene 4 núcleos Tensor, pero Lovelace contiene una mayor cantidad de núcleos Tensor en general debido a su mayor número de SM.
Velocidades de reloj
Hay un aumento significativo en las velocidades de reloj con la arquitectura Lovelace, ya que la velocidad de reloj base de la RTX 4090 es más alta que la velocidad de reloj de impulso de la RTX 3090 Ti.
El chip AD102 Lovelace completamente habilitado cuenta con 96MB de caché L2, un aumento de 16 veces desde los 6MB en el chip GA102 basado en Ampere.[14] La GPU que tiene acceso rápido a una gran cantidad de caché L2 beneficia operaciones complejas como el trazado de rayos en comparación con la GPU que busca datos de la memoria de video GDDR, que es más lenta. Confiar menos en el acceso a la memoria para almacenar datos importantes y de acceso frecuente significa que se puede usar un ancho de bus de memoria más estrecho junto con una gran caché L2.
Cada controlador de memoria utiliza una conexión de 32 bits con hasta 12 presentes para un ancho de bus de memoria combinado de 384 bits. La arquitectura Lovelace puede usar memoria GDDR6 o GDDR6X. La memoria GDDR6X se incluye en la serie GeForce RTX 40 de escritorio, mientras que la memoria GDDR6 de mayor eficiencia energética se usa en sus versiones móviles correspondientes y en las GPU de estaciones de trabajo RTX A6000.
Eficiencia energética y nodo de proceso
La arquitectura Ada Lovelace puede usar voltajes más bajos en comparación con su predecesor.[6] Nvidia reclama un aumento de rendimiento de 2x para el RTX 4090 a los mismos 450 W utilizados por el buque insignia de la generación anterior RTX 3090 Ti.[13]
La mayor eficiencia energética se puede atribuir en parte al nodo de fabricación más pequeño utilizado por la arquitectura Lovelace. La arquitectura de Ada Lovelace se fabrica en el proceso 4N de vanguardia de TSMC, un nodo de proceso diseñado a medida para Nvidia. La arquitectura Ampere de la generación anterior utilizó el nodo de proceso 8N basado en 8nm de Samsung de 2018, que tenía dos años en el momento del lanzamiento de Ampere.[15][16] El chip AD102 con sus 76.300 millones de transistores tiene una densidad de transistores de 125,5 millones por mm2, un aumento del 178 % en la densidad con respecto a los 45,1 millones por mm2 del GA102.
Motor de medios
La arquitectura Lovelace utiliza el nuevo codificador de video Nvidia NVENC de octava generación y el decodificador de video NVDEC de séptima generación presentado por Ampere.[13]
Se agrega la codificación de hardware NVENC AV1 con soporte para una resolución de hasta 8K a 60FPS en color de 10 bits, lo que permite una mayor fidelidad de video a velocidades de bits más bajas en comparación con los códecs H.264 y H.265.[17] Nvidia afirma que su codificador NVENC AV1 incluido en la arquitectura Lovelace es un 40 % más eficiente que el codificador H.264 en la arquitectura Ampere.[18]
La arquitectura Lovelace recibió críticas por no admitir la conexión DisplayPort 2.0 que admite un mayor ancho de banda de datos de visualización y, en su lugar, utiliza el antiguo DislayPort 1.4a, que está limitado a un ancho de banda máximo de 32 Gbps.[19] Como resultado, las GPU Lovelace estarían limitadas por las frecuencias de actualización compatibles con DisplayPort 1.4a a pesar de que el rendimiento de la GPU puede alcanzar velocidades de cuadro más altas. Las GPU Intel Arc también se lanzaron en octubre de 2022, las cuales incluyen DisplayPort 2.0. Además, la arquitectura RDNA 3 de AMD fue lanzada apenas dos meses después del lanzamiento de Lovelace, y cuenta con DisplayPort 2.1.[20]
↑ abcProcesadores de sombreado: Unidades de mapeo de texturas: Unidades de salida de renderizado: Núcleos de trazado de rayos: Núcleos de tensor
↑ abcEl número de multiprocesadores Streaming en la GPU.
↑ abcLos valores de refuerzo del núcleo (si están disponibles) se indican debajo del valor base entre paréntesis.
↑ abcLa tasa de relleno de píxeles se calcula como el número de unidades de salida de procesamiento (ROP) multiplicado por la velocidad de reloj del núcleo base (o turbo).
↑ abcLa tasa de relleno de textura se calcula como el número de unidades de mapeo de textura (TMU) multiplicado por la velocidad de reloj del núcleo base (o turbo).
