Документація шаблону[перегляд] [редагувати] [історія] [очистити кеш]

Заготовка для копіювання у режимі редагування коду:

{{Архітектура процесора
|назва       =
|зображення  =
|підпис      = 
|проєктант   =
|розрядність =
|поява       =
|версія      =
|архітектура =
|тип         =
|інструкції  =
|переходи    =
|порядок байтів =
|розмір сторінки = 
|розширення  =
|відкритий   =
|регістри    =
|gpr         =
|fpr         =
}}

RISC-V

Розробка	Університет Каліфорнії (Берклі)
Розрядність	32, 64 або 128 біт
Поява	2010
Версія	2.2
Тип архітектури	RISC
Інструкції	змінної довжини
Реалізація переходів	Compare-and-branch
Порядок байтів	little-endian
Розширення	M, A, F, D, Q, C, P
Відкритий дизайн	так
Регістри
Загального призначення	16, 32 (включно з одним регістром, що завжди повертає нуль при читанні)
Рухома кома	32 (опційно)

{{Архітектура процесора
|назва       = RISC-V
|зображення  = RISC-V-logo.svg
|підпис      = 
|проєктант   = [[Університет Каліфорнії (Берклі)]]
|розрядність = 32, 64 або 128 біт
|поява       = 2010
|версія      = 2.2
|архітектура = RISC
|тип         = [[load-store]]
|інструкції  = змінної довжини
|переходи    = Compare-and-branch
|порядок байтів  = little-endian
|розмір сторінки = 
|розширення  = M, A, F, D, Q, C, P
|відкритий   = так
|регістри    =
|gpr         = 16, 32 (включно з одним регістром, що завжди повертає нуль при читанні)
|fpr         = 32 (опційно)
}}