SSE4 — набор команд микроархитектуры Intel Core, впервые реализованный в процессорах серии Penryn (не следует путать с SSE4A от AMD)^[1].

Он был анонсирован 27 сентября 2006 года, однако детальное описание стало доступно только весной 2007 года. Более подробное описание новых возможностей процессоров для программистов можно найти на сайте Intel.

SSE4 состоит из 54 инструкций, 47 из них относят к SSE4.1 (они есть в процессорах Penryn). Полный набор команд (SSE4.1 и SSE4.2, то есть 47 + оставшиеся 7 команд) доступен в процессорах Intel с микроархитектурой Nehalem, которые были выпущены в середине ноября 2008 года и более поздних редакциях. Ни одна из SSE4 инструкций не работает с 64-битными mmx регистрами (только со 128-битными xmm0-15).

Компилятор языка Си от Intel начиная с версии 10 генерирует инструкции SSE4 при задании опции -QxS. Компилятор Sun Studio от Sun Microsystems с версии 12 update 1 генерирует инструкции SSE4 с помощью опций -xarch=sse4_1 (SSE4.1) и -xarch=sse4_2 (SSE4.2)^[2]. Компилятор GCC поддерживает SSE4.1 и SSE4.2 с версии 4.3^[3], опции -msse4.1 и -msse4.2, или -msse4, включающая оба варианта.

Добавлены инструкции, ускоряющие компенсацию движения в видеокодеках, быстрое чтение из USWC памяти, множество инструкций для упрощения векторизации программ компиляторами.

Кроме того, в SSE4.2 добавлены инструкции обработки строк 8/16-битных символов, вычисления CRC32, POPCNT. Впервые в SSE4 регистр xmm0 стал использоваться как неявный аргумент для некоторых инструкций.

• MPSADBW xmm1, xmm2/m128, imm8 — (Multiple Packed Sums of Absolute Difference)
  • Input — { A₀, A₁,… A₁₄ }, { B₀, B₁,… B₁₅ }, Shiftmode
  • Output — { SAD₀, SAD₁, SAD₂,… SAD₇ }

Вычисление восьми сумм абсолютных значений разностей (SAD) смещённых 4-байтных беззнаковых групп. Расположение операндов для 16-битных SAD определяется тремя битами непосредственного аргумента imm8.

s1 = imm8[2]*4
s2 = imm8[1:0]*4
SAD0 = |A(s1+0)-B(s2+0)| + |A(s1+1)-B(s2+1)| + |A(s1+2)-B(s2+2)| + |A(s1+3)-B(s2+3)|
SAD1 = |A(s1+1)-B(s2+0)| + |A(s1+2)-B(s2+1)| + |A(s1+3)-B(s2+2)| + |A(s1+4)-B(s2+3)|
SAD2 = |A(s1+2)-B(s2+0)| + |A(s1+3)-B(s2+1)| + |A(s1+4)-B(s2+2)| + |A(s1+5)-B(s2+3)|
...
SAD7 = |A(s1+7)-B(s2+0)| + |A(s1+8)-B(s2+1)| + |A(s1+9)-B(s2+2)| + |A(s1+10)-B(s2+3)|

• PHMINPOSUW xmm1, xmm2/m128 — (Packed Horizontal Word Minimum)
  • Input — { A₀, A₁,… A₇ }
  • Output — { MinVal, MinPos, 0, 0… }

Поиск среди 16-битных беззнаковых полей A₀…A₇ такого, который имеет минимальное значение (и позицию с меньшим номером, если таких полей несколько). Возвращается 16-битное значение и его позиция.

• PMOV{SX,ZX}{B,W,D} xmm1, xmm2/m{64,32,16} — (Packed Move with Sign/Zero Extend)

Группа из 12-и инструкций для расширения формата упакованных полей. Упакованные 8, 16, или 32-битные поля из младшей части аргумента расширяются (со знаком или без) в 16, 32 или 64-битные поля результата.

Входной формат			Результирующий формат
8 бит	16 бит	32 бита
PMOVSXBW			16 бит
PMOVZXBW	PMOVZXWW
PMOVSXBD	PMOVSXWD		32 бита
PMOVZXBD	PMOVZXWD	PMOVSXDD
PMOVSXBQ	PMOVSXWQ	PMOVSXDQ	64 бита
PMOVZXBQ	PMOVZXWQ	PMOVZXDQ

• P{MIN,MAX}{SB,UW,SD,UD} xmm1, xmm2/m128 — (Minimum/Maximum of Packed Signed/Unsigned Byte/Word/DWord Integers)

Каждое поле результата есть минимальное/максимальное значение соответствующих полей двух аргументов. Байтовые поля рассматриваются только как числа со знаком, 16-битные — только как числа без знака. Для 32-битных упакованных полей предусмотрен вариант как со знаком, так и без.

• PMULDQ xmm1, xmm2/m128 — (Multiply Packed Signed Dword Integers)
  • Input — { A₀, A₁, A₂, A₃ }, { B₀, B₁, B₂, B₃ }
  • Output — { A₀*B₀, A₂*B₂ }

Перемножение 32-битных полей со знаком с выдачей полных 64 бит результата (две операции умножения над 0 и 2 полями аргументов).

• PMULLD xmm1, xmm2/m128 — (Multiply Packed Signed Dword Integers and Store Low Result)
  • Input — { A₀, A₁, A₂, A₃ }, { B₀, B₁, B₂, B₃ }
  • Output — { low32(A₀*B₀), low32(A₁*B₁), low32(A₂*B₂), low32(A₃*B₃) }

Перемножение 32-битных полей со знаком с выдачей младших 32 бит результатов (четыре операции умножения над всеми полями аргументов).

• PACKUSDW xmm1, xmm2/m128 — (Pack with Unsigned Saturation)

Упаковка 32-битных полей со знаком в 16-битные поля без знака с насыщением.

• PCMPEQQ xmm1, xmm2/m128 — (Compare Packed Qword Data for Equal)

Проверка 64-битных полей на равенство и выдача 64-битных масок.

• INSERTPS xmm1, xmm2/m32, imm8 — (Insert Packed Single Precision Floating-Point Value)

Вставка 32-битного поля из xmm2 (возможно выбрать любой из 4 полей этого регистра) или из 32-битной ячейки памяти в произвольное поле результата. Кроме того, для каждого из полей результата можно задать сброс его в +0.0.

• EXTRACTPS r/m32, xmm, imm8 — (Extract Packed Single Precision Floating-Point Value)

Извлечение 32-битного поля из xmm регистра, номер поля указывается в младших 2 битах imm8. Если в качестве результата указан 64-битный регистр, то его старшие 32 бита сбрасываются (расширение без знака).

• PINSR{B,D,Q} xmm, r/m*, imm8 — (Insert Byte/Dword/Qword)

Вставка 8, 32, или 64-битного значения в указанное поле xmm регистра (остальные поля не изменяются).

• PEXTR{B,W,D,Q} r/m*, xmm, imm8 — (Extract Byte/Word/Dword/Qword)

Извлечение 8, 16, 32, 64-битного поля из указанного в imm8 поля xmm регистра. Если в качестве результата указан регистр, то его старшая часть сбрасывается (расширение без знака).

• DPPS xmm1, xmm2/m128, imm8 — (Dot Product of Packed Single Precision Floating-Point Values)
• DPPD xmm1, xmm2/m128, imm8 — (Dot Product of Packed Double Precision Floating-Point Values)

Скалярное умножение векторов (dot product) 32/64-битных полей. Посредством битовой маски в imm8 указывается, какие произведения полей должны суммироваться и что следует прописать в каждое поле результата: сумму указанных произведений или +0.0.

• BLENDV{PS,PD} xmm1, xmm2/m128, <xmm0> — (Variable Blend Packed Single/Double Precision Floating-Point Values)

Выбор каждого 32/64-битного поля результата осуществляется в зависимости от знака такого же поля в неявном аргументе xmm0: либо из первого, либо из второго аргумента.

• BLEND{PS,PD} xmm1, xmm2/m128, imm8 — (Blend Packed Single/Double Precision Floating-Point Values)

Битовая маска (4 или 2 бита) в imm8 указывает из какого аргумента следует взять каждое 32/64-битное поле результата.

• PBLENDVB xmm1, xmm2/m128, <xmm0> — (Variable Blend Packed Bytes)

Выбор каждого байтового поля результата осуществляется в зависимости от знака байта такого же поля в неявном аргументе xmm0: либо из первого, либо из второго аргумента.

• PBLENDW xmm1, xmm2/m128, imm8 — (Blend Packed Words)

Битовая маска (8 бит) в imm8 указывает из какого аргумента следует взять каждое 16-битное поле результата.

• PTEST xmm1, xmm2/m128 — (Logical Compare)

Установить флаг ZF, если только в xmm2/m128 все биты помеченные маской из xmm1 равны нулю. Если все не помеченные биты равны нулю, то установить флаг CF. Остальные флаги (AF, OF, PF, SF) всегда сбрасываются. Инструкция не модифицирует xmm1.

• ROUND{PS, PD} xmm1, xmm2/m128, imm8 — (Round Packed Single/Double Precision Floating-Point Values)

Округление всех 32/64-битных полей. Режим округления (4 варианта) выбирается либо из MXCSR.RC, либо задаётся непосредственно в imm8. Также можно подавить генерацию исключения потери точности.

• ROUND{SS, SD} xmm1, xmm2/m128, imm8 — (Round Scalar Single/Double Precision Floating-Point Values)

Округление только младшего 32/64-битного поля (остальные биты остаются неизменными).

• MOVNTDQA xmm1, m128 — (Load Double Quadword Non-Temporal Aligned Hint)

Операция чтения, позволяющая ускорить (до 7.5 раз) работу с write-combining областями памяти.

Эти инструкции выполняют арифметические сравнения между всеми возможными парами полей (64 или 256 сравнений) из обеих строк, заданных содержимым xmm1 и xmm2/m128. Затем булевые результаты сравнений обрабатываются для получения нужных результатов. Непосредственный аргумент imm8 управляет размером (байтовые или unicode строки, до 16/8 элементов каждая), знаковостью полей (элементов строк), типом сравнения и интерпретацией результатов.

Ими можно производить в строке (области памяти) поиск символов из заданного набора или в заданных диапазонах. Можно сравнивать строки (области памяти) или производить поиск подстрок.

Все они оказывают влияние на флаги процессора: SF устанавливается если в xmm1 не полная строка, ZF — если в xmm2/m128 не полная строка, CF — если результат не нулевой, OF — если младший бит результата не нулевой. Флаги AF и PF сбрасываются.

• PCMPESTRI <ecx>, xmm1, xmm2/m128, <eax>, <edx>, imm8 — ()

Явное задание размера строк в <eax>, <edx> (берётся абсолютная величина регистров с насыщение до 8/16, в зависимости от размера элементов строк. Результат в регистре ecx.

• PCMPESTRM <xmm0>, xmm1, xmm2/m128, <eax>, <edx>, imm8 — ()

Явное задание размера строк в <eax>, <edx> (берётся абсолютная величина регистров с насыщение до 8/16, в зависимости от размера элементов строк. Результат в регистре xmm0.

• PCMPISTRI <ecx>, xmm1, xmm2/m128, imm8 — ()

Неявное задание размера строк (производится поиск нулевых элементов к каждой из строк). Результат в регистре ecx.

• PCMPISTRM <xmm0>, xmm1, xmm2/m128, imm8 — ()

Неявное задание размера строк (производится поиск нулевых элементов к каждой из строк). Результат в регистре xmm0.

• CRC32 r32, r/m* — (Подсчет CRC32)

Накопление значения CRC-32C (другие обозначения CRC-32/ISCSI CRC-32/CASTAGNOLI) для 8, 16, 32 или 64-битного аргумента (используется полином 0x1EDC6F41).

• POPCNT r, r/m* — (Return the Count of Number of Bits Set to 1)

Подсчет числа единичных битов. Три варианта инструкции: для 16, 32 и 64-битных регистров. Также присутствует в SSE4A от AMD.

• PCMPGTQ xmm1, xmm2/m128 — (Compare Packed Qword Data for Greater Than)

Проверка 64-битных полей на «больше чем» и выдача 64-битных масок.

Набор инструкций SSE4a был введен компанией AMD в процессоры на архитектуре Barcelona. Это расширение не доступно в процессорах Intel. Поддержка определяется через CPUID.80000001H:ECX.SSE4A[Bit 6] флаг.^[4]

Инструкция	Описание
LZCNT/POPCNT	Подсчет числа нулевых/единичных битов.
EXTRQ/INSERTQ	Комбинированные инструкции маскирования и сдвига[5]
MOVNTSD/MOVNTSS	Скалярные инструкции потоковой записи[6]

• Intel
  • Penryn (SSE4.1)
  • Nehalem и более поздние (SSE4.1, SSE4.2)
• AMD
  • AMD А10, А8 и А6 (SSE4.1,SSE4.2,SSE4A)
  • Bulldozer (SSE4a, SSE4.1, SSE4.2)
  • Zen (SSE4a, SSE4.1, SSE4.2)
• VIA
  • VIA Nano (SSE4.1)

• FAQ: Процессоры семейства Intel® Core™ 2 и инструкции Intel® SSE4  (рус.)
• iXBT.com 28 Сентября, 2006 IDF Fall`06: Intel готовит SSE4 в 2007-м
• iXBT.com 29 Марта, 2007 Презентация Intel Penryn (первое упоминание о Super Shuffle Engine)
• Описание SSE4 для программистов